Posts

RTOS i Multithreading na 8-bitnom čipu — Trik sa tajmerom i bankama

EPIZODA JE U PRIPREMI 📦 Članak i prateći materijali licencirani su pod Creative Commons CC BY 4.0 licencom uz navođenje izvora zilsel-invent.com , dok je izvorni kod pod MIT licencom. Autor: Vladimir Savić / AI Gemini Povezani članci: - Iluzija automatizma i stambena kriza u 128 bajtova: Kako Intel 8051 upravlja registrima i stekom - Pod haubom PSW registra: Asemblerski vodič kroz banke registara na Intel 8051 - Matematika brzine: Zašto registri pobeđuju varijable u memoriji na Intel 8051 - Anatomija takta — Kako mikrosekvener upravlja vremenom - Ubrizgavanje stanja — Kako softverska matrica postaje silicijumski mikrokod - Hardverska linija fronta — SFR zona, IRQ i Arhitektura prekida

Hardverska linija fronta — SFR zona, IRQ i Arhitektura prekida

Uvod i teorija  1. Računar vs. Računarski sistem (Diskusija autora i Gemini AI) Koncept: Kroz analizu i dijalog koji vodim sa Gemini AI , došli smo do jasne definicije koja često buni početnike: računar u svom najčistijem obliku čine samo procesor i memorija , bez obzira na organizaciju. Međutim, sam računar ne može mnogo bez periferija. Čak je i najobičniji digitron zapravo računarski sistem , jer pored procesora i memorije ima tastaturu i displej. Most ka PC-ju: Kada procesoru i memoriji dodate magistralu i periferne uređaje (senzore, serijske portove, ili kod PC-ja miša, tastaturu i grafičku kartu), dobijate računarski sistem. Intel 8051 je System-on-Chip (SoC) koji na istoj silicijumskih pločici ima integrisane ove interne "čipove" (tajmere, serijsku komunikaciju), dok sve ostalo (spoljni RAM, ADC konvertori, senzori robota) dolazi spolja. 2. Zašto nam treba IRQ? Borba za magistralu i sprečavanje ...

Ubrizgavanje stanja — Kako softverska matrica postaje silicijumski mikrokod

Image
Uvod i teorija Da bi se zaista razumeo mikrosekvencer i šta zapravo znači "ubrizgavanje ponašanja" u sistem (odnosno ubrizgavanje stanja), moramo da zaronimo duboko u hardver procesora i vidimo kako je on organizovan u svom najskrivenijem kutku. Zamislite procesor kao simfonijski orkestar. Ako truba, violina i bubanj krenu da sviraju istovremeno bez ikakvog reda, nastaje potpuni haos. U svetu silicijuma taj haos se zove kolizija podataka. Orkestracija deljene magistrale Pogledajmo blok dijagram osnovnih delova arhitekture našeg CPU-a. Sačinjavaju ga programski brojač (Program Counter), instrukcijski registar (Instruction Register), dekoder (Decoder), ALU sa svojim privremenim registrom, ROM, RAM, upravljačka jedinica (mikrosekvencer) i kristalni oscilator od 12MHz . Blok dijagram deljene magistrale. Magistrala (BUS) između svih ovih jedinica je deljena. To znači da se u svakom trenutku mora striktno voditi računa o tome koja jedinica postavlja podatak na nju. Ako dve jedinice...

Anatomija takta — Kako mikrosekvener upravlja vremenom

Image
Uvod i teorija Nastavljam dalje sa arhitekturom procesora 8051, a ovog puta fokus je na anatomiji takta i tome kako CPU izvršava instrukcije skladištene u ROM memoriji. Ovo je koncept koji meni lično dugo nije bio potpuno jasan, ali predstavlja kritično znanje koje možete direktno primeniti u različitim oblastima – od mobilne robotike i embedded sistema, pa sve do duboke optimizacije performansi softvera. U svojim ranijim radovima dosta sam se bavio deep-level optimizacijom za Microsoft SQL Server, gde se kroz korišćenje specifičnih CPU ekstenzija i podešavanje koda performanse podižu na maksimum, a razumevanje procesorskog takta je koren te priče. Kao i u prethodnim tekstovima iz ovog serijala, moram da napomenem da je AI izuzetan asistent za diskusiju, učenje i razjašnjavanje kompleksnih hardverskih koncepata na koje ne možete lako naići u standardnoj literaturi. Ovom prilikom, spuštamo se duboko pod haubu samog CPU jezgra da vidimo kako se instrukcija zapravo izvršava. Proceso...